Zen 6 podría dar el giro más serio de AMD en años en materia de latencia. La filtración atribuida a Moore’s Law is Dead habla de un controlador de memoria “fundamentalmente mejor” y de una tecnología “bridge die” para acelerar la comunicación entre chiplets. El objetivo sería claro: reducir esperas internas y hacer que Ryzen responda antes.
El rumor encaja con una de las críticas habituales a Zen 5, que habría mantenido la misma estructura de controlador de memoria y de conexión entre dies que Zen 4. Si esa base no cambia, el margen de mejora se estrecha. Aquí, en cambio, AMD podría tocar justo el punto que más impacto tiene en cargas sensibles a la latencia.
Zen 6 podría recortar la latencia con un controlador de memoria y un bridge die nuevos
La filtración sostiene que AMD estaría trabajando en un controlador de memoria más rápido, con latencias inferiores gracias a velocidades de memoria más altas. Eso no solo afecta al acceso a datos; también puede ampliar el ancho de banda disponible. Eso se nota en tareas limitadas por memoria. En CPU, esos detalles pesan más de lo que parece.
La otra pieza es el supuesto bridge die. Según el rumor, conectaría los CCD y el controlador de memoria con un enlace de menor latencia y más ancho de banda. Es un cambio importante en el diseño chiplet de AMD, comparable al salto que supuso Zen 2 en su momento. Si la información se confirma, el recorte de esperas entre bloques internos sería una de las noticias más relevantes de Zen 6.
Para juegos y otras cargas sensibles a la latencia, la mejora podría ser especialmente visible. También ayudaría la combinación con memoria DDR5 rápida, porque el acceso más ágil a memoria suele traducirse en una CPU más reactiva. El matiz es evidente: la ganancia final dependerá de frecuencias, controladoras y de cómo termine implementado ese interconector.
Los CCD de 12 núcleos cambiarían la organización interna de Ryzen
Otra parte del rumor habla de CCD de 12 núcleos para Zen 6, frente a los 8 núcleos de Zen 5. Esa subida no solo eleva el conteo bruto. También implicaría más caché L3 por CCD y menos necesidad de usar enlaces internos para ciertas comunicaciones dentro del bloque. Un CCD de 12 núcleos unido a un solo chiplet simplifica varias rutas internas.
La fuente incluso apunta a que AMD podría ofrecer hasta 24 núcleos usando dos CCD, lo que supondría un aumento del 50% respecto a los Ryzen AM5 actuales. Eso sí, sigue siendo una filtración. No hay confirmación oficial de AMD sobre esa organización interna ni sobre el reparto final entre modelos de escritorio.
En paralelo, el soporte para Zen 6 en HWiNFO ya ha asomado en otra filtración, y también hemos visto pistas sobre su llegada a Linux y a EPYC Venice. Todo apunta a que el terreno se está moviendo, pero aún faltan las piezas que importan de verdad: diseño final, frecuencias y lista de productos.
El salto al nodo de 2 nm y lo que queda por confirmar
La filtración también menciona el uso de TSMC 2 nm para los nuevos CCD, frente al nodo de 4 nm de la serie Ryzen 9000. Sobre el papel, ese cambio puede aportar mejoras en rendimiento, densidad y eficiencia energética. Si AMD combina ese nodo con el nuevo controlador de memoria y el bridge die, Zen 6 podría recortar varias de las limitaciones que arrastraba Zen 5.
La parte que falta por cerrar es amplia. No hay datos oficiales sobre el calendario, los modelos concretos ni las frecuencias finales. Tampoco está confirmado cómo se repartirán esos CCD de 12 núcleos entre las distintas gamas. Por ahora, Zen 6 queda como una filtración sólida en intención, pero todavía sin validación pública por parte de AMD.
Puedes seguir a HardwarePremium en Facebook, Twitter (X), Instagram, Threads, BlueSky o Youtube. También puedes consultar nuestro canal de Telegram para estar al día con las últimas noticias de tecnología.
FAQ
La filtración habla de un controlador de memoria más rápido, un “bridge die” para mejorar la comunicación entre chiplets y CCD de 12 núcleos. Todo eso apunta a menos latencia interna y a más ancho de banda.
No. El rumor indica que AMD usaría TSMC 2 nm para los nuevos CCD, pero no hay confirmación oficial. Lo único seguro es que la filtración lo sitúa frente a los 4 nm de la serie Ryzen 9000.
Porque reduce el tiempo de espera entre pedir un dato y usarlo. En juegos y otras cargas sensibles, esa mejora puede traducirse en una respuesta más rápida del procesador, incluso sin cambiar el rendimiento bruto.
Faltan por confirmar el calendario, los modelos finales, las frecuencias y la distribución exacta de los CCD. AMD tampoco ha detallado todavía cómo implementará ese supuesto bridge die en productos comerciales.
