SanDisk quiere unir NAND y cómputo dentro del mismo paquete para aliviar el cuello de botella de memoria que trae el auge de la inteligencia artificial. La idea aparece en una patente reciente y encaja con el trabajo que ya había adelantado con High-Bandwidth Flash, o HBF.
El movimiento apunta a un problema muy concreto. HBM da mucho ancho de banda, pero sigue siendo cara, limitada en capacidad y difícil de fabricar a gran escala. La NAND escala mejor en capacidad y precio, aunque pierde velocidad frente a la DRAM. SanDisk plantea mezclar ambas piezas en un mismo sistema.
HBM para lo inmediato y NAND para ampliar la capacidad
La propuesta describe un reparto de funciones bastante claro. HBM seguiría encargándose de los datos más inmediatos, mientras que una capa de NAND de alta capacidad quedaría muy cerca del bloque de cómputo para lectura, escritura y conjuntos de datos más grandes.
Según la patente, esa NAND se colocaría como un tile con tecnología CBA, o CMOS Bonded Array, bajo el procesador principal. Ese procesador podría ser una GPU o un acelerador de IA. Todo iría montado sobre un interposer, donde también seguirían presentes pilas de HBM.
La arquitectura mezcla dos mundos que hoy viven separados. Rápido por un lado. Mucha capacidad por otro. El planteamiento intenta que la memoria flash deje de quedar lejos del cómputo principal en cargas donde cada acceso cuenta.
HBF y una meta que va mucho más allá de la HBM actual
La patente no aparece de la nada. SanDisk lleva tiempo empujando HBF como alternativa parcial a la HBM. La compañía ha llegado a hablar de pilas de hasta 4 TB, muy por encima de los 32 o 64 GB habituales en los stacks HBM actuales.
El interés es fácil de entender en IA y HPC, donde la demanda de memoria crece más rápido que la oferta de los fabricantes tradicionales. También encaja con una presión de precios y suministro que ya vimos en otras partes del mercado, como recogimos en la subida de HDD y SSD por la IA.
De momento, lo que SanDisk tiene más cerca del mercado es una aproximación más sencilla, con la memoria situada al lado del procesador. La arquitectura integrada de la patente va un paso más allá, pero todavía depende de coste, consumo, complejidad del empaquetado y viabilidad industrial a gran escala. Ese es el punto en el que se atascan muchas ideas prometedoras antes de salir del papel.
Puedes seguir a HardwarePremium en Facebook, Twitter (X), Instagram, Threads, BlueSky o Youtube. También puedes consultar nuestro canal de Telegram para estar al día con las últimas noticias de tecnología.
FAQ
Busca aliviar el cuello de botella de memoria ligado a la IA. La idea es combinar HBM y NAND en un mismo paquete para sumar capacidad sin depender solo de memoria de alto ancho de banda.
HBM seguiría para los datos más inmediatos. La NAND quedaría cerca del cómputo para lectura, escritura y conjuntos de datos más grandes.
La compañía ha hablado de pilas de hasta 4 TB. La comparación con la HBM actual es grande: los stacks habituales están en 32 o 64 GB.
La patente depende de varias variables: coste, consumo, complejidad del empaquetado y viabilidad industrial a gran escala. Por ahora, el enfoque comercial más cercano es una memoria colocada al lado del procesador.
Comentarios